

COMPUERTAS LÓGICAS

Departamento de Ingeniería Eléctrica y Electrónica
Facultad de Ingeniería
Sede Bogotá

Facultad de INGENIERÍA
UNIVERSIDAD NACIONAL DE COLOMBIA

Compuerta NOT

NOT



$$Y = \overline{A}$$

A	Y
0	1
1	0

BUF



$$Y = A$$

A	Y
0	0
1	1

Compuerta OR

OR



$$Y = A + B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Ejemplo:

- *En un proceso químico se tienen dos entradas una de temperatura y otra de presión, en el momento en que alguno de los dos alcance un cierto límite debe activar una alarma*

Compuertas AND y OR

AND



$$Y = AB$$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

OR



$$Y = A + B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Compuertas lógicas de dos entradas

XOR



$$Y = A \oplus B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

NAND



$$Y = \overline{AB}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR



$$Y = \overline{A + B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

XNOR



$$Y = \overline{A \oplus B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

Símbolos lógicos Estandas IEEE/ANSI

1984 – Norma IEEE/ANSI 91-1984



OR exclusivo y NOR exclusivo

$$X = \overline{A}B + A\overline{B}$$
$$X = A \oplus B$$

$$X = AB + \overline{A}\,\overline{B}$$
$$X = \overline{A \oplus B}$$



A	B	X
0	0	0
0	1	1
1	0	1
1	1	0



A	B	X
0	0	1
0	1	0
1	0	0
1	1	1

NAND Ejemplo





A y *B* están a nivel ALTO durante estos cuatro intervalos de tiempo. Por tanto, *X* es un nivel BAJO.

NOR Ejemplo



Circuitos lógicos combinacionales

Los circuitos constituidos por compuertas lógicas son llamados circuitos logicos combinacionales, para su análisis y descripción se utilizan:

- Teoremas Booleanos
- Teoremas de Morgan
- Compuertas lógicas



$$F = A \cdot \overline{B} + \overline{A} \cdot B$$

www.unicrom.com

Álgebra de Boole

- 1854 George Boole “An invesigation of the laws of thought on which to found the mathematical theories of logic and probabiblities”
- Operaciones del algebra de Boole
- Leyes Booleanas
  - Ley conmutativa
  - Ley asociativa
  - Ley distributiva
- Funciones Lógicas

Operaciones del algebra de Boole

- Negación o complemento

A	$X = \overline{A}$
0	1
1	0

- Adición

A	B	X = A+B
0	0	0
0	1	1
1	0	1
1	1	1

- Producto

A	B	X=AB
0	0	0
0	1	0
1	0	0
1	1	1

Leyes Booleanas

- Ley conmutativa:
  - $X + Y = Y + X$
  - $X . Y = Y . X$
- Ley asociativa
  - $X + (Y + Z) = (X + Y) + Z = X + Y + Z$
  - $X . (Y . Z) = (X . Y) . Z = (X . Y . Z)$
- Ley distributiva
  - $X . (Y + Z) = (X . Y) + (X . Z)$
  - $(W + X) . (Y + Z) = W.Y + X.Y + W.Z + XZ$



Leyes Booleanas

1. X . 0 = 0
2. X . 1 = X
3. X . X = X
4. X . X' = 0
5. X + 0 = X
6. X + 1 = 1
7. X + X = X
8. X + X' = 1
9. X'' = X
10. X + X.Y = X
11. X + X'.Y = X + Y
12. (X+Y)(X+Z) = X+YZ

1. $A + 0 = A$	**7.** $A \cdot A = A$
2. $A + 1 = 1$	**8.** $A \cdot \overline{A} = 0$
3. $A \cdot 0 = 0$	**9.** $\overline{\overline{A}} = A$
4. $A \cdot 1 = A$	**10.** $A + AB = A$
5. $A + A = A$	**11.** $A + \overline{A}B = A + B$
6. $A + \overline{A} = 1$	**12.** $(A + B)(A + C) = A + BC$

A, B o C pueden representar una sola variable o una combinación de variables.

Teorema de Morgan

Verifica matemáticamente la equivalencia de las compuertas

NAND y negativa-OR
NOR y negativa-AND

1. (X + Y)' = X' . Y'
2. (X . Y)' = X' + Y'



NAND Negativa-OR

Entradas		Salida	
X	Y	$\overline{XY}$	$\overline{X} + \overline{Y}$
0	0	1	1
0	1	1	1
1	0	1	1
1	1	0	0



NOR Negativa-AND

Entradas		Salida	
X	Y	$\overline{X + Y}$	$\overline{X}\,\overline{Y}$
0	0	1	1
0	1	0	0
1	0	0	0
1	1	0	0

Ejercicio

Simplifique la expresión $y = A\bar{B}D + A\bar{B}\bar{D}$

1. $A + 0 = A$	**7.** $A \cdot A = A$
2. $A + 1 = 1$	**8.** $A \cdot \overline{A} = 0$
3. $A \cdot 0 = 0$	**9.** $\overline{\overline{A}} = A$
4. $A \cdot 1 = A$	**10.** $A + AB = A$
5. $A + A = A$	**11.** $A + \overline{A}B = A + B$
6. $A + \overline{A} = 1$	**12.** $(A + B)(A + C) = A + BC$

A, B o C pueden representar una sola variable o una combinación de variables.

6

Sesión

Diagramas de flujo

Electrónica Digital I

Departamento de Ingeniería Eléctrica y Electrónica
Facultad de Ingeniería
Sede Bogotá

Facultad de INGENIERÍA

UNIVERSIDAD NACIONAL DE COLOMBIA

Motivación

¿Cómo pasamos de una idea o algoritmo a hardware real en la FPGA?

Problema → Diagrama de flujo → Tabla de verdad → Mapa de Karnaugh → Función Booleana → Verilog/ FPGA

¿Qué es un diagrama de flujo?

Un diagrama de flujo es una representación gráfica de un algoritmo

Permite describir:

- Decisiones
- Procesos
- Condiciones lógicas
- Salidas del sistema

En sistemas digitales describe:

el comportamiento lógico del sistema

antes de diseñar el hardware



¿Por qué usar diagramas de flujo?

Permiten:

- Entender el comportamiento del Sistema
- Estructurar algoritmos
- Identificar decisions lógicas
- Facilitar el diseño del circuito

Si el comportamiento no está claro:

El hardware tampoco lo estará



Símbolos básicos

Para diagramas de flujo

Terminal/terminator:
Start/Stop

Documento

Proceso

Decisión



Simbolos básicos

Para diagramas de flujo

Datos o entrada/salida

Flecha de flujo

Datos almacenados



Comentario o anotación



Simbolos básicos

Para diagramas de flujo

Proceso definido

Referencia/conector
dentro de la página



Referencia/conector
fuera de la página

Ejemplo sencillo

Sistema detector de número par

Decimal	Binario
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

Ejemplo sencillo

Sistema detector de número par

Decimal	Binario
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

Si un número es par:

Su último bit es 0

Entonces, si vamos a evaluar un número A de 4 bits:

A3 A2 A1 **A0**

Solo me importa el bit menos significativo

Detector de número par

Diagrama de flujo